色五月
人前 露出 [共享]x86/x64体系探索及编程 高清好意思满版pdf |
|
发布日期：2024-11-02 05:14 点击次数：166 |
推行保举
《x86/x64体系探索及编程》是对Intel手册所述处理器架构的探索和论证。全书分五大部分，对多个方靠近处理器架构关联的常识进行了梳理先容。书中每个章节齐有相应的测试实验，所运行的实验例子齐不错在真实的机器上奉行。通过阅读本书，读者应能培养我方脱手实验的才智。要是再有一些OS方面的关联常识，基本上就不错写出我方粗浅的OS中枢。
目次
第一篇 x86基础
第1章 数与数据类型
1.1 数
1.1.1 数字
1.1.2 二进制数
1.1.3 二进制数的摆设
1.1.4 十六进制数
1.1.5 八进制数与十进制数
1.2 数据类型
1.2.1 integer数
1.2.2 floating-point数 9
1.2.3 real number（实数）与NaN（not a number）
1.2.4 unsupported编码值
1.2.5 浮点数精度的调度
1.2.6 浮点数的溢出
1.2.7 BCD码
1.2.8 SIMD数据 21
第2章 x86/x64编程基础
2.1 遴荐编译器
2.2 机器言语
2.3 Hello world
2.3.1 使用寄存器传递参数
2.3.2 调用经由
2.3.3 界说变量
2.4 16位编程、32位编程，以及64位编程
2.4.1 通用寄存器
2.4.2 操作数大小
2.4.3 64位格局下的内存地址
2.4.4 内存寻址格局
2.4.5 内存寻址限制
2.4.6 使用的领导终结
2.5 编程基础
2.5.1 操作数寻址
2.5.2 传送数据领导
2.5.3 位操作领导
2.5.4 算术领导
2.5.5 CALL与RET领导
2.5.6 跳转领导
2.6 裁剪与编译、运行
第3章 编写本书的实验例子
3.1 实验的运行环境
3.2 生成空缺的映像文献
3.2.1 使用nasm编译器生成
3.2.2 使用bximage器具
3.3 竖立bochs建设文献
3.4 源代码的基本结构
3.5 编译源代码
3.6 映像文献内的组织
3.7 使用merge器具
3.7.1 merge的建设文献
3.7.2 奉行merge大叫
3.8 使用U盘启动真实机器
3.8.1 使用merge器具写U盘
3.8.2 使用hex裁剪软件写U盘
3.9 编写boot代码
3.9.1 LBA调度为CHS
3.9.2 测试是否撑捏int 13h扩张功能
3.9.3 使用int 13h扩张读磁盘
3.9.4 临了望望load_module()
3.1 纪念
第4章 处理器的身份
4.1 测试是否撑捏CPUID领导 67
4.2 CPUID领导的术语及抒发
4.3 基本信息与扩张信息
4.4 处理器的型号（family,model与stepping）
4.5 最大的物理地址和线性地址
4.6 处理器扩张气象信息
4.6.1 探伤Processor Extended State子叶 75
4.6.2 Processor Extended State子叶所需内存size
4.6.3 Processor Extended State的保存
4.6.4 Processor Extended State的归附
4.7 处理器的特点
4.8 处理器的Cache与TLB信息
4.9 MONITOR/MWAIT信息
4.1 处理器的long mode
第5章 了解Flags
5.1 Eflags中的气象记号位
5.1.1 signed数的运算 86
5.1.2 unsigned数的运算
5.2 IOPL记号位 90
5.3 TF记号与RF记号
5.4 NT记号 95
5.5 AC记号 96
5.6 VM记号
5.7 eflags寄存器的其他事项
第6章 处理器的限度寄存器
6.1 CR8
6.2 CR3
6.3 CR0
6.3.1 保护格局位PE
6.3.2 x87 FPU单位的奉行环境
6.3.3 CR0.PG限度位 108
6.3.4 CR0.CD与CR0.NW限度位
6.3.5 CR0.WP限度位 110
6.3.6 CR0.AM限度位
6.4 CR4
6.4.1 CR4.TSD与CR4.PCE限度位
6.4.2 CR4.DE与CR4.MCD限度位
6.4.3 CR4.OSFXSR限度位
6.4.4 CR4.VMXE与CR4.SMXE限度位
6.4.5 CR4.PCIDE与CR4.SMEP限度位
6.4.6 CR4.OSXSAVE限度位
6.4.7 CR4中对于页的限度位
6.5 EFER扩张功能寄存器
第7章 MSR
7.1 MSR的使用
7.2 MTRR
7.2.1 Fixed-range区域的映射
7.2.2 MTRR的功能寄存器
7.3 MSR中对极端领导的撑捏
7.3.1 撑捏sysenter/sysexit领导的MSR
7.3.2 撑捏syscall/sysret领导的MSR
7.3.3 撑捏swapgs领导的MSR 127
7.3.4 撑捏monitor/mwait领导的MSR
7.4 提供processor feature贬责
7.5 其他未列出来的MSR
7.6 对于MSR一些后续融会
第二篇 处理器的责任格局
第8章 实地址格局
8.1 真实的地址
8.2 real mode的编址
8.3 real mode的气象
8.4 段基址的贪图
8.5 第1条奉行的领导
8.6 实格局下的奉行环境
8.7 实格局下的IVT
8.8 冲突64K段限
8.9 A20地址线
第9章 SMM系统贬责格局探索
9.1 参预SMM
9.2 SMM的运行环境 141
9.2.1 SMRAM区域
9.2.2 SMM奉行环境的启动化
9.2.3 SMM下的operand与address
9.2.4 SMM下的CS与EIP
9.2.5 SMM下的SS与ESP
9.3 SMM里的中断
9.4 SMI的Back-to-Back反映
9.5 SMM里开启保护格局 147
9.6 SMM的版块 148
9.7 I/O领导的重启及Halt重启
9.8 SMM的退出 152
9.9 SMBASE的重定位
9.1 SMI处理法子的启动化
9.11 SMM的安全
9.11.1 芯片组的限度
9.11.2 处理器对SMRAM空间的终结
9.11.3 cache的终结
9.12 测试SMI处理法子
第10章 x86/x64保护格局体系（上）
10.1 x86/x64的权限
10.2 保护格局下的环境
10.2.1 段式贬责所使用的资源
10.2.2 paging分页机制所使用的资源
10.3 物理地址的产生 166
10.4 段式贬责机制
10.4.1 段式内存贬责
10.4.2 段式的保护步调
10.5 段式贬责的数据结构 169
10.5.1 Segment Selector（段遴荐子）
10.5.2 Descriptor Table（形色符表）
10.5.3 Segment Selector Register（段寄存器）
10.5.4 Segment Descriptor（段形色符）
10.5.5 LDT形色符与LDT 258
10.6 开启保护格局
10.6.1 启动化GDT
10.6.2 启动化IDT
10.6.3 切换到保护格局
第11章 x86/x64保护格局体系（下）
11.1 物理页面
11.1.1 处理器的最高物理地址（MAXPHYADDR）
11.1.2 物理页面的大小
11.1.3 页调度格局（Paging Mode） 268
11.2 paging机制下使用的资源 270
11.2.1 寄存器
11.2.2 CPUID查询leaf
11.2.3 寄存器的限度位
11.2.4 页调度表资源
11.3 32位paging格局（non-PAE格局）
11.3.1 CR3结构
11.3.2 32位paging格局下的PDE结构
11.3.3 使用32位paging
11.4 PAE paging格局 282
11.4.1 在Intel64下的CR3与PDPTE寄存器
11.4.2 在AMD64下的CR3
11.4.3 PAE paging格局里的PDPTE结构
11.4.4 PAE paging格局里的PDE结构
11.4.5 PAE paging格局里的PTE结构
11.4.6 使用和测试PAE paging格局 288
11.4.7 使用和测试Execution Disable功能
11.5 IA-32e paging格局
11.5.1 IA-32e paging格局下的CR3
11.5.2 IA-32e paging格局下的PML4E结构
11.5.3 IA-32e paging格局下的PDPTE结构
11.5.4 IA-32e paging格局下的PDE结构
11.5.5 IA-32e paging格局下的PTE下载地址同类藏书楼藏目次下载方法
[培训]内核驱动高档班人前 露出，冲击BAT一流互联网大厂责任，每周日13:00-18:00直播讲课 妈妈的朋友在线播放
|
|
|
|
